Colloque 2016 du GDR SoC/SiP

SoC-SiP 2016 > Programme

Programme*

*Version prévisionnelle, qui peut être amenée à changer en fonction des contraintes des conférenciers.

Présentation des interventions

Présentation plénières

Usine du futur : vision et positionnement de l’IRT Jules Verne - Stéphane CASSEREAU, directeur général de l'IRT Jules Verne

Résumé en attente

Retour sur les barcamps "architecture" et "objets connectés" - Cécile BELLEUDY, Philippe COUSSY, Patrick GARDA, Laurent GEORGE

Cette session montrera les nouveaux outils d'animation du GDR que sont les barcamps. Ainsi les retours d'expérience sur le barcamp "architecture" et le barcamp "objets connectés" seront présentés. La suite des actions seront présentés.

Survivre au CNU - Ian O'CONNOR, Frédéric PETROT, Sébastien PILLEMENT

Cette session vise à donner les informations importantes permettant de candidater au session de qualification des sections 61, 63 et 27 du CNU.

L'offre de services CMP aujourd'hui, vos besoins pour demain - J.-C. CREBIER (Directeur du CMP)

La présentation balayera l'évolution actuelle des offres de services de CMP, les projets de diversification technologiques, les nouveaux services de packaging. Un focus sera donné sur les synergies qui se développent actuellement avec des partenaires clés de l'offre de service pour répondre à l'évolution du contexte national. La fin de la présentation ouvrira le débat avec la salle pour imaginer le CMP qui répondra, demain, aux besoins de la communauté des utilisateurs.

Présentations thématiques

Axe Architectures matérielles et logicielles des systèmes numériques intégrés

It is time for Effective Value Prediction Implementation - A. SEZNEC, (INRIA Rennes)

Even for parallel programs, the performance of the sequential part quickly becomes the limiting improvement factor as more cores are made available to the application, as expressed by Amdahl's Law. Consequently, increasing sequential performance remains a valid approach in the multi-core era. In collaboration with Arthur Perais, we have revisited Value Prediction (VP) that was proposed in 1996. Instead of increasing the execution engine aggressiveness, VP improves the utilization of existing resources by increasing the available Instruction Level Parallelism. In particular, we have addressed the three main issues preventing VP from being implemented. First, we show that to validation and recovery can be removed from the execution engine, and do it in-order at Commit. Second, we propose a new execution model that executes some instructions in-order either before or after the out-of-order engine. This reduces pressure on said engine and allows to reduce its complexity. As a result, port requirement on the Physical Register File and overall complexity decrease. Third, we propose a prediction scheme that mimics the instruction fetch scheme: Block Based Prediction. This allows predicting several instructions per cycle with a single read, hence a single port on the predictor array. This three propositions form a possible implementation of Value Prediction that is both realistic and efficient. Therefore " It is time for Effective Value Prediction Implementation." i

Axe dispositifs émergents et cyber-systèmes physiques (DECSP)

Ultra low energy DSP, synonym of ultra low voltage DSP? - W. DEHAENE (KU Leuven , Belgique )

In this talk low energy digital signal processing will be addressed. It will be taken from the angle of the power supply voltage. Do we need to lower the supply voltage? How low can we go? Is it energy efficient to go as low as possible? These are the type of questions that will be discussed. Design examples both from open literature as from own research will be given. Also a short excursion towards low energy SRAM memory, and its supply voltage, will be made.

GDR Biocomp : Présentation et interaction - S. SAIGHI (Université de Bordeaux, France)

Le cerveau, et les systèmes biologiques en général, sont capables d’effectuer des calculs haute performance avec une efficacité énergétique bien supérieure à celle de nos ordinateurs les plus puissants. Cette constatation n’est pas nouvelle, et depuis longtemps les scientifiques de nombreuses disciplines ont reconnu les performances du calcul naturel, et cherché à en comprendre les mécanismes ainsi qu’à l’imiter artificiellement, en particulier à l’implémenter matériellement. Ce qui est nouveau, c’est le contexte actuel qui pourrait permettre, à condition d’un effort coordonné et interdisciplinaire, des avancées spectaculaires dans ce domaine, il y a peu considéré comme stagnant. En effet des résultats en rupture ont été récemment obtenus dans les différentes disciplines intervenant dans la conception et la réalisation matérielle d’architectures de calcul naturel, et ce, dans un contexte industriel favorable à l’apparition de nouveaux modèles de traitement de l’information. Les enjeux de l’implémentation matérielle du calcul naturel sont considérables et donneraient lieu à des applications en rupture dans de nombreux domaines. Il existe en France un vivier de compétences dans toutes les disciplines concernées par les implémentations matérielles du calcul naturel : biologie, neurosciences computationnelles, psychologie cognitive, mathématiques, informatique et architecture de systèmes informatiques, microélectronique, nanotechnologies et physique, et de nombreux scientifiques sont extrêmement motivés par ces approches bio-inspirées. Le but du GDR BioComp est de structurer cette communauté autour de cet objectif commun. Il s’agira de comprendre les mécanismes à l’œuvre dans les systèmes biologiques pour créer des puces basées sur le calcul naturel, mais aussi inversement, de construire des architectures matérielles comme systèmes spécialisées d’hybridation biologique/artificiel pour mieux comprendre la biologie.

Axe confiance matérielle

An introduction to relay attacks and countermeasures - G. AVOINE (IRISA, INSA de Rennes, Membre de l'Institut Universitaire de France)

A relay attack is a fraud where an attacker impersonates a genuine communicating party by relaying the messages he exchanges with another party during a protocol execution. Relay attacks are one of the most effective and feared attacks against contactless systems. Due to their physical nature, relay attacks are not captured by conventional security models. To detect such attacks, it is necessary to look beyond the content of the exchanged messages and incorporate the physical context of the interaction into the model. Distance-bounding protocols are promising solutions to prevent relay attacks. They measure the round-trip time of short messages exchanged between the parties to estimate an upper-bound on the distance between them. How to design secure and practical distance-bounding protocols is an open research challenge, though. During the presentation, we will introduce the concept of relay attack and explain how it can be easily performed with off-the-shelf devices. We will then describe real-life scenarios. We will finally sketch possible countermeasures.

Early System Failure Prediction by Using Aging In Situ Monitors: Methodology of Implementation and Application Results - L. ANGHEL (TIMA, Université Grenoble Alpes)

With CMOS technology scaling, it becomes more and more difficult to guarantee circuit functionality for all process voltage temperature (PVT) corners. Moreover, circuit wearout degradation lead to additional temporal variations, resulting in an important increase of design margins for targeted a specific reliable systems (automotive or health care embedded application). Adding pessimistic timing margin to guarantee all operating points under worse case conditions is no more acceptable due to the huge impact on design costs. Therefore the usage of in situ monitors for pre-error detection becomes a must, as it allow decreasing the constraints imposed on the design. However, the decision of placing these monitors on the right paths is not an easy task, as it can rapidly result in an explosion of the design surface in addition to an increase of engineer efforts induced by the recursive place and route operations. Therefore, a methodology of placing the In situ Monitors by taking into accounts all tradeoffs and essential parameters such as workload, temperature, area and performance penalty has to be used. These in Situ Monitors are then used in a feedback loop of voltage regulation to provide, process, temperature and age compensation. Several application results for different circuits fabricated in 28nm FDSOI will demonstrate the approach.

Axe Défis sociétaux

Réalité virtuelle, réalité augmentée et wearable computing : les enjeux sociaux de la perception "hybridée" - M. Derian (ISCC, CNRS)

Le wearable computing, avec l'avènement des smartphones et des divers objets connectés, ne relève plus du tout à présent de la science-fiction mais il fait, au contraire, partie de la vie quotidienne d'une part croissante de la population mondiale. Les lunettes connectées semblent aujourd'hui des objets techniques qui sont en passe de susciter un engouement certain. Dès lors, l’essor des pratiques sociales nouvelles en lien avec la réalité virtuelle comme celui de la réalité augmentée, vont aller de pair avec la diffusion de ces nouveaux appareils. Ces nouveaux usages sociaux des outils numériques, parfois encore largement insoupçonnés, émergent peu à peu. Cette intervention vise à dresser un état des lieux en matière d'hybridation "cognitive" des êtres humains et également à esquisser des pistes de réflexion à propos de certains usages, encore en germe aujourd'hui, dans différents secteurs (ex : divertissements, information, communication, industrie, police, pédagogie, e-Santé...)

System-In-Package with embedded System-On-Chip for Remote Monitoring of Human Metabolism - S. CARRARA (EPFL, Suisse)

Integrated electrochemical Nano-Bio-Sensors for diagnosis and/or treatment of patients with specific physiological conditions (e.g., heart, cardiovascular, cancer diseases) or convalescents is a key factor to provide better, more rationale, effective and ultimately low-cost health care also at home. The ultimate goal of improved health care on those subjects is the extension of the patients’ autonomy, the possibility for auto-monitoring, the improvement of their comfort levels and their integration into everyday life. Some systems for on-line monitoring are available in the market. They use wearable devices (accelerometers, heartbeat monitoring system, etc). However, all these systems do not measure the human metabolism at molecular level (metabolites). The only available real-time, implantable/wearable systems for metabolic control are limited to glucose monitoring and used only for diabetic patients. However, electrochemical sensors may address so many other molecules, which have crucial relevance in human metabolism in chronic patients. So far, there are no available integrated nano-bio-systems for multi-metabolites, real-time, remote monitoring of the human metabolism. Thus, the aim of this keynote talk is to present innovative concepts for multi-panel, highly integrated, fully implantable, remotely powered and real-time monitoring systems for human metabolism at molecular level. The considered metabolic molecules will be glucose, lactate, glutamate, ATP, and anticancer drugs as well as anti-inflammatory ones. In case of drugs, the specificity of electrochemical sensors is improved at system level. The proposed nanotechnology will be based on carbon nanotubes to improve the sensors performance. To pursue their detection, innovative VLSI solutions are discussed including the system remote powering. The new approach is demonstrated by showing Systems-In-Package with embedded System-On-Chip that integrate: (i) a sensors array for data acquisition; (ii) remote power and/or data transmission; (iii) nano-sensors; CMOS IC design; (iv) multi-panel metabolites detection. Systems applications are shown in the field of implantable devices with in-vivo experiments too by including packaging issues and monitoring in intensive care units.

Sessions Démo

Quatre démonstrations sont prévus actuellent sur CupCarbon, Zyggie, CorteXLaB et la virtualisation sur FPGA. Plus d'informations sur la page dédiée

Sessions Poster

Quatre sessions posters présenterons les travaux dans les différents axes du GDR.

• Défis sociétaux
• Archi. et logiciels embarqués
• Dispo. Émergents et Systèmes Cyber-Physiques
• Confiance matérielle

Programme > Session Démo

Session Démo

Démonstration de la plateforme CorteXlab - T. Risset (CITI, INRIA)

CupCarbon: A New Platform for Designing and Simulating Smart-City Wireless Sensor Networks - A. Bounceur (Lab-STICC, Université de Bretagne Occidentale)

The proliferation of radio communication systems and the significant advances in enabling device technologies are paving towards Internet-of-Things (IoT) and opening new horizons for Smart City applications and its services. Such evolution becomes essential in order to enhance quality of urban services, to reduce costs, and to engage citizens more actively. In this context, novel simulation tools are required to prepare the future deployments of large-scale IoT infrastructure for Smart cities in the best conditions in terms of reliability, energy consumption, and cost. This demo session presents the CupCarbon1 framework: a platform for designing smart-city Wireless Sensor Networks. CupCarbon aims to provide following benefits that makes it significant from the other conventional wireless sensor network simulators.

1. provides modeling and simulation of radio propagation channel and alpha-stable noise based interferences in more realistic way,
2. takes into account the deployment environment and quantify the uncertainty of simulations,
3. allows the representation of mobile nodes and dynamic environments,
4. allows the behavioural study of a network or networks with large number of nodes in practical environments (city, mountain, etc.).

Virtualized FPGAs in a Cloud Datacenter - Mohamad NAJEM (Lab-STICC, Université de Bretagne Occidentale)

We propose a demonstration that puts forward our framework and illustrates the management of heterogeneous FPGAs in a cloud datacenter. The setup includes several FPGAs from both Xilinx and Altera vendors with different characteristics.

These FPGAs are connected through an Ethernet switch to a host PC. This host is used to manage user applications, which are designed and developed using the standard Hardware Description Language (HDL). These applications are synthesized, placed and routed for the proposed vFPGA using open-source academic tools. A useful graphical interface is developed to visualize the placed and routed netlist for each user application. The generated virtual Bitstream (vBitstream) identify the adequate configuration of the overlay to implement the desired function. Each vBitstream is considered as a cloud Job, and managed in a similar way as the traditional VMs in a cloud infrastructure.

The first goal is to show the capacity of our approach to homogenize the front-end user interface. This is done by deploying the same overlay architecture on all physical FPGAs. User applications (or vBitstreams) are then randomly dispatched on all connected FPGAs, without any step of recompiling. On the other hand, each hypervisor of the vFPGA implement a scheduler algorithm, such as: the First Come First Serve (FCFS) or the Round Robin (RR). This allows to share a single resource between different user applications, giving the impression that (at a given time scale) the applications are running simultaneously. The demonstration illustrate the way that FPGAs can also follow this cloud requirement. The audience can easily visualize and test the simultaneous execution of applications on each FPGA. The last objective is to run a cloud load balancing algorithm, which is based on the user task mapping and the live migration technique. The migration is widely used in datacenters to move a virtual machine VM from one physical host to another. Our aim is to show how FPGAs can also follow this model and how the hardware tasks can be stopped and migrated freely between FPGAs at any time, without loosing the state of progress of user applications. To summarize, the objective of our demonstration is to represent an example of the incorporation of FPGAs in a cloud computing datacenter.

Zyggie: Wireless Sensor Node prototype for tracking and gesture recognition - Antoine COURTAY (IRISA, Université de Rennes 1)

Developed as part of the CominLabs BoWI project (Body World Interaction), Zyggie is an innovative platform for wireless sensor networks. Developed to validate researches in the field of architectures, algorithms and radio protocols, it can significantly reduce the power consumption of the entire system, relying particularly on a distributed computation on nodes and measurement of distances by radio communications. The main advantage of the Zyggie platform is its energy consumption, much lower than state of the art platforms/algorithms. We have developed a hybrid location algorithm based on both the distance measured by radio (802.15.4 and UWB) and a 9 axis IMU. Some energy reduction strategies at the algorithmic and protocol levels will be explained during the demonstration. Different geolocation and posture recognition algorithms have also been implemented and experimental tests were conducted to validate our approach.

Programme > Sessions posters > Défis Sociétaux

• Archi. et logiciels embarqués
• Dispo. Émergents et Systèmes Cyber-Physiques
• Confiance matérielle

Session Défis Sociétaux

• Protocoles de communication faibles latences et faibles consommations à base de wake-up radio

  Faycal Ait Aoudia, Matthieu Gautier and Olivier Berder.

• Dynamic Distributed Programming on Reconfigurable IP-Based Smart Sensor Networks

  Xuan Sang Le, Luc Fabresse, Jannik Laval, Jean-Christophe Le Lann, Noury Bouraqadi and Loic Lagadec.

• Integration of OFDM-based Communication System in CupCarbon Simulator

  Umber Noreen, Ahcene Bounceur and Laurent Clavier.

• Efficient Wireless Sensor Networks For Fire Detection

  Massinissa Saoudi, Ahcène Bounceur, Reinhardt Euler and Tahar Kechadi.

• A Survey of RF-Propagation Models for Wireless Sensor Networks for Smart City Applications

  Taha Alwajeeh, Pierre Combeau, Ahcene Bounceur and Rodolph Vauzelle.

• Système de commutation de sources d'énergie pour capteurs sans-fil

  Philip-Dylan Gleonec, Jeremy Ardouin, Matthieu Gautier and Olivier Berder.

• A New EEG Signal Compression Scheme Based on ICA and Waaves Coder

  Imen Dhif, Khalil Hachicha, Andrea Pinna, Sylvain Hochberg and Patrick Garda.

• Study of Applying Logarithmic DWT for Medical Images Compression

  Mohammed Shaaban Ibraheem, Sayed Zahid Ahmed, Khalil Hachicha, Imen Mhedbi, Sylvain Hochberg and Patrick Garda.

• Circuits intégrés de stimulation et de surveillance de l’interface tissu/implant

  Jonathan Castelli, Noëlle Lewis and Sylvie Renaud.

• Système pour l’analyse temps réel et multicanaux de signaux pancréatiques

  Antoine Pirog and Romain Perrier.

• Architecture d’un détecteur MIMO souple basé sur l’algorithme de propagation de croyance

  Ali Haroun, Charbel Abdel Nour, Matthieu Arzel and Christophe Jego.

• Personalized Sleep Staging System by combining Symbolic Fusion and Feedback System Control

  Chen Chen, Adrien Ugon, Xun Zhang, Amara Amara, Patrick Garda, Jean-Gabriel Ganascia, Carole Philippe and Andrea Pinna.

• Design of an implantable device for in-vivo monitoring of fish physiological parameters

  Achraf Lamlih, Vincent Kerzérho, Mariane Comte, Fabien Soulier, Serge Bernard, Michel Renovell, Tristan Rouyer and Sylvain Bonhommeau.

• Potentiality of a Bi-directional System Based on 60GHz and VLC Technologies for E-health Applications

  Fanfan Xu, Rahma Abodaoui and Xun Zhang.

• SpinalCOM: Ambulatory monitoring of the Spinal Cord

  Olivier Tsiakaka, Mehdi Terosiet, Olivier Romain, Habib Benali, Veronique Marchand, Pierre-François Pradat and Sylvain Feruglio.

• Une Architecture FPGA de « Channelization » Pratique pour la Norme Radio DRM30

  Brunel Happi Tietche and Olivier Romain.

• Un format de fichier pour l’examen vidéo-EEG

  Laurent Lambert, Andrea Pinna, Hachicha Khalil and Patrick Garda.

• Système de Détection des émotions : architecture et autonomie

  Kone Chaka, Cecile Belleudy and Nhan Le-Thanh.

• Parallel Modeling of Energy Consumption in Wireless Sensor Networks

  Massinissa Lounis, Ahcène Bounceur, Bernard Pottier and Reinhardt Euler.

• A Dynamic Multipath Routing Algorithm for Energy Balancing in WSNs

  Abdelkader Laouid, Ahcene Bounceur, Abdelnasser Dahmani and Abdelkamel Tari.

• Wireless and Portable System for Electric Cell Substrate Impedance Spectroscopy

  Edwin De Roux, Mehdi Terosiet, Olivier Romain, Aymeric Histace, Michel Boissiere and Emmanuel Pauthe.

• A Novel Wireless Vision Sensor Network node for Patient Rehabilitation Application

  Monaem Idoudi, El-Bay Bourennane and Khaled Grayaa.

• Energy optimization of D2D communications using relay nodes and data entropy

  Romain Chevillon, Jean-François Diouris and Guillaume Andrieux.

Programme > Sessions Posters > Architectures et Logiciels Embarqués

• Défis sociétaux
• Dispo. Émergents et Systèmes Cyber-Physiques
• Confiance matérielle

Session Architectures et Logiciels Embarqués

• A collision management structure for NoC on multi-FPGA

  Atef Dorai, Virginie Fresse, El-Bay Bourennane and Abdellatif Mtibaa.

• Deterministic scheduling in Networks-on-Chip using the Trajectory approach

  Ermis Papastefanakis, Xiaoting Li and Laurent George.

• Amélioration des performances des mémoires associatives par les réseaux à clones

  Hugues Gérald Nono Wouafo, Cyrille Chavet and Philippe Coussy.

• Modélisation et Analyse de l’Efficacité de Supercalculateurs HPC basés sur l’ISA ARMv8 64-bit

  Joel Wanza Weloli, Sébastien Bilavarn, Said Derradji, Cécile Belleudy and Sylvie Lesmanne.

• Optimal Sizing of Generalized Memory Polynomial Model Structure Based on Hill-Climbing Heuristic

  Siqi Wang, Mazen Abi Hussein, Olivier Venard and Geneviève Baudoin.

• La synthèse de haut niveau au service du changement de contexte matériel.

  Alban Bourge, Olivier Muller and Frédéric Rousseau.

• An SNMP-inspired platform for NoC emulation on FPGA

  Otavio Alcantara De Lima, Virginie Fresse and Frédéric Rousseau.

• Gestion spécifique des données en lecture seule dans la hiérarchie mémoire pour une réduction de la consommation

  Grégory Vaumourin, Alexandre Guerre, Thomas Dombek and Denis Barthou.

• NUMA Profiling for Dynamic Dataflow Applications

  Manuel Selva, Kevin Marquet, Lionel Morel, Junaid Jameel Ahmad and Marco Mattavelli.

• Overlay Architectures For FPGA Resource Virtualization

  Théotime Bollengier, Mohamad Najem, Jean-Christophe Le Lann and Loic Lagadec.

• FPGAs in the Cloud: a Hybrid hardware/software Framework

  Mohamad Najem, Théotime Bollengier, Jean Christophe Le Lann and Loic Lagadec.

• NoC based virtualized accelerators as cloud services

  Hiliwi Leake Kidane and El-Bay Bourennane.

• Adaptive Power Monitoring For Self-Aware Embedded Systems

  Mohamad El Ahmad, Pascal Benoit, Gilles Sassatelli and Lionel Torres.

• Memory profiling of dynamic dataflow programs

  Simone Casale Brunet, Małgorzata Michalska, Junaid Jameel Ahmad, Marco Mattavelli, Manuel Selva, Kevin Marquet and Lionel Morel.

• A Hardware Design of a Scalable Systolic Self-Organizing Map Using a Network on Chip

  Mehdi Abadi, Slavisa Jovanovic, Khaled Ben Khalifa, Serge Weber and Mohamed Hédi Bedoui.

• Fully Pipelined Real Time Architecture for High Efficiency Video Coding (HEVC) Intra Prediction

  Farouk Amish and El-Bay Bourennane.

• Vers une architecture générique temps réel d'un système de triangulation laser sur FPGA

  Seher Colak, Emmanuel Dumas, Virginie Fresse and Olivier Alata.

• SLP-aware Word Length Optimization

  Ali Hasssan El Moussawi and Steven Derrien.

• Adapting a Fixed Priority Assignment Algorithm to Real-time Embedded Systems with Cache Memory

  Hai Nam Tran, Stéphane Rubini, Frank Singhoff and Jalil Boukhobza.

• Distribution of Real-Time Software on Multi-Core Architectures in Automotive Systems

  Wenhao Wang, Benoît Miramond, Sylvain Cotard, Fabrice Gravez and Yael Chambrin.

• Rapid and Flexible Power Estimation of FPGA-basedWireless Base-band Processing

  Jordane Lorandel, Jean-Christophe Prévotet and Maryline Hélard.

• Transparent Dynamic Management of Reconfigurable Accelerators in Virtualization Technology

  Tian Xia, Jean-Christophe Prevotet and Fabienne Nouvel.

Programme > Sessions Posters > Dispositifs Émergents et Systèmes Cyber-Physiques

• Défis sociétaux
• Archi. et logiciels embarqués
• Confiance matérielle

Session Dispositifs Émergents et Systèmes Cyber-Physiques

• Linear Regulation for Low Settling Time of High-Precision Current Mirrors

  Mohan Julien, Guy Cathebras and Serge Bernard.

• Echantillonnage comprimé pour les signaux astrophysiques

  Yosra Gargouri, Hervé Petit, Patick Loumeau, Baptiste Cecconi and Patricia Desgreys.

• Récupération d’énergie dans la bande RFID UHF pour capteurs connectés

  Ahcine Safraou.

• FPGA based Visible Light Communication transmitter PHY layer Implementation

  Yuan Tian and Xun Zhang.

• Théorie des oscillateurs verrouillés par injection

  Raphael Guillaume, Andreia Cathelin and Yann Deval.

• Lab-on-a-chip Bearing a Micro-fluidic Transistor for Surface State Biasing

  Qiongdi Zhang, Ming Zhang, Antoine Pallandre, Lyas Djeghlaf and Anne-Marie Haghiri-Gosnet.

• Design of a Programmable Smart Image Sensor for Embedded Applications

  Juliette Le Hir, Anthony Kolar and Filipe Vinci Dos Santos.

• Impact of the Power-Clock Network on Adiabatic Logic

  Nicolas Jeanniot, Aida Todri-Sanial, Gaël Pillonnet, Hervé Fanet and Pascal Nouet.

• Design of 2.5 GHz Integrated Graphene RF Power Amplifiers

  Tony Hanna, Nathalie Deltimple and Sebastien Fregonese.

• Stochastic Synapses with Spin-Transfer Torque Magnetic Tunnel Junctions

  Adrien F. Vincent, Nicolas Locatelli, Jérôme Larroque, Jacques-Olivier Klein, Weisheng Zhao, Sylvie Galdin-Retailleau and Damien Querlioz.

• Generic Synchronizer Model for Clock Domain Crossing Static Verification

  Mejid Kebaili.

• Gestion de la consommation d’un ONoC intégré dans un MPSoC

  Van Dung Pham, Daniel Chillet, Cédric Killian, Sébastien Le Beux, Ian O'Connor and Olivier Sentieys.

• Modélisation et Performances du RFNoC

  Lounis Zerioul, Emmanuelle Bourdel and Myriam Ariaudo.

• Crosstalk noise aware wavelength allocation in WDM 3D ONoC

  Jiating Luo, Daniel Chillet, Cédric Killian, Sébastien Le Beux, Ian O'Connor and Olivier Sentieys.

• Cross-Level Power Estimation to Improve High-Level Power Characterization

  Alejandro Nocua Cifuentes, Arnaud Virazel, Alberto Bosio and Patrick Girard.

• Direct Electro-Thermo-Mechanical Simulation of Integrated Circuits with Spectre

  Maroua Garci, Jean-Baptiste Kammerer and Luc Hebrard.

• Four-phase bi-current spinning current on shallow vertical Hall sensor

  Laurent Osberger, Vincent Frick and Luc Hebrard.

• Magnetic Memory for a New Generation of Non-Volatile Devices

  Odilia Coi, Frederic Ouattara, Sophiane Senni, Gilles Sassatelli, Abdoulaye Gamatié, Pascal Benoit and Lionel Torres.

• Clock Synchronization in Wireless Sensor Networks

  Habib Aissaoua, Ahcène Bounceur, Makhlouf Aliouat and Reinhardt Euler.

• Millimeter-Wave Radio: 60 GHz CMOS Power Amplifier and Design Challenges

  Nuraishah Sarimin and Rahma Abdaoui.

• Modulation Scheme in Visible Light Communication

  Xun Zhang and Sanchi Kansra.

Programme > Session Posters > Confiance Matérielle

• Défis sociétaux
• Archi. et logiciels embarqués
• Dispo. Émergents et Systèmes Cyber-Physiques

Session Confiance Matérielle

• A portable approach for SoC-based Dynamic Information Flow Tracking implementations

  Muhammad Abdul Wahab, Pascal Cotret, Mounir Nasr Allah, Guillaume Hiet, Vianney Lapotre and Guy Gogniat.

• Détection et Prévention des chevaux de Troie matériels par des Méthodes Orientées Test Logique

  Papa-Sidy Ba, Sophie Dupuis, Marie-Lise Flottes, Giorgio Di Natale and Bruno Rouzeyre.

• Comparative study of Bulk, FDSOI and FinFET technologies in presence of a resistive short defect.

  Amit Karel, Mariane Comte, Jean-Marc Galliere, Florence Azais and Michel Renovell.

• Key reconciliation protocol application to error correction in silicon PUF responses

  Brice Colombier, Lilian Bossuet, David Hely and Viktor Fischer.

• A Homomorphic Encryption Analysis and Prototyping Tool

  Cyrielle Feron, Loïc Lagadec and Vianney Lapotre.

• Reliable GPS position on an unreliable hardware

  Mohamed Mourad Hafidhi and Emmanuel Boutillon.

• A comparison of PUF cores suitable for FPGA devices

  Ugo Mureddu, Lilian Bossuet and Viktor Fischer.

• Exploring the Impact of Functional Test Programs Re-Used for At-Speed Testing

  Aymen Touati, Alberto Bosio, Patrick Girard and Arnaud Virazel.

• Multi-level Fault Injection Modeling and Simulation for FPGA

  Jean-Philippe Schneider and Loïc Lagadec.

• Plateforme matérielle-logicielle à bas coût pour l’émulation de fautes

  Pierre Guilloux and Arnaud Tisserand.

• Implémentation matérielle d'un dispositif de vérification en ligne sur un SoPC

  Dimitry Solet, Sebastien Pillement, Mikaël Briday, Jean-Luc Bechennec and Sebastien Faucou.

• A New Watermarking Approach for Wireless Sensor Networks

  Farid Lalem, Ahcène Bounceur, Reinhardt Euler and Rahim Kacimi.

• Energy Efficient Approach for Wireless Sensor Networks Dedicated to Surveillance

  Ali Benzerbadj, Kechar Bouabdellah and Ahcene Bounceur.

• Abstraction de codes binaires pour le calcul de borne sur leur pire temps d’exécution

  Armel Mangean, Jean-Luc Béchennec and Sébastien Faucou.

• Calcul paramétrique de pire temps d'exécution (WCET)

  Clément Ballabriga.

• PICS Project : Self-Adaptive HW/SW Architecture for Unmanned Aerial Vehicles (UAVs)

  Sara Zermani.

• Vers la rémanence des circuits imprimés électroniques: étude de cas de la solution CIRCOM

  Youssef Mehdi, Navarro David, Serrafero Patrick and Frachon Maxime.

• Test and Characterization Methodologies for FDSOI Technology

  Darayus Adil Patel, Sylvie Naudet, Arnaud Virazel, Alberto Bosio and Patrick Girard.

• Actuator Sensor Securing over Industrial Network

  Thomas Toublanc, Vianney Lapotre, Florent Lamotte and Pascal Berruet.

• Investigation of Reliability and Performance for STT-MRAM under PVT Variations

  Liuyang Zhang, Yuanqing Cheng, Wang Kang, Youguang Zhang, Lionel Torres, Weisheng Zhao and Aida Todri-Sanial.

• Conclusive Formal Verification of Clock Domain Crossing Properties

  Guillaume Plassan.

SoC-SiP 2016 > Soumission

Instructions aux auteurs

Les animateurs et le comité de pilotage vous invitent à préparer vos contributions pour les sessions posters.

La soumission consiste en 2 pages pdf au format/style 'papier IEEE' : Titre (times 14, gras), auteurs (times 12), affiliation, le texte (times 10) en double colonne comprenant une introduction, des paragraphes, une conclusion et des références. Elle peut être rédigée en anglais ou en français. Les travaux peuvent avoir déjà été publiés, les communications ont pour but de les faire connaître à la communauté.

Une version électronique de chaque soumission acceptée sera mise à disposition des participants sur le site du colloque. Il n'y aura pas de version finale à préparer. Par ailleurs, les auteurs des soumissions acceptées s'engagent à préparer un poster au format A0 pour les présenter au colloque.

Les indications de préparation du manuscrit (en anglais) sont disponibles ici. Les modèles de documents correspondants sont ici :

• Pour LaTeX
• Pour Word

Lien vers la page de soumission Easychair est ici

SoC-SiP 2016 > Session démo

Si vous souhaitez contribuer à la session démo, merci de contacter les organisateurs sebastien.pillement-nospam@univ-nantes.fr et sebastien.faucou-nospam@univ-nantes.fr (supprimer l'extension nospam) en indiquant dans votre message une description de la démo et du matériel nécessaire.

Chaque démo fera l'objet d'une présentation rapide de 5 minutes en séance plénière avant d'être exposée au participants du colloque.

SoC-SiP 2016 > Inscriptions

Inscriptions

L'inscription est gratuite mais obligatoire. Les repas de midi, les pauses et le repas du jeudi soir sont pris en charge par le GDR. Merci de bien vouloir remplir le formulaire pour nous permettre d'organiser au mieux votre accueil.

Les inscriptions sont closes.

SoC-SiP 2016 > Comités

Comités

Comité d'organisation

• Sandrine Charlier (IETR, Nantes)
• Sébastien Faucou (IRCCyN, Nantes)
• Hartmut Gundel (IETR, Nantes)
• Sébastien Pillement (IETR, Nantes) - Président

Direction du GDR

• Patrick Garda (LIP6, Paris)
• Ian O'Connor (INL, Lyon)
• Patrick Girard (LIRMM, Montpellier)

Comité de pilotage du GDR

• Cécile Belleudy (I3S, Nice)
• Mounir Benabdenbi (TIMA, Grenoble)
• Serge Bernard (LIRMM, Montpellier)
• Lilian Bossuet (Hubert-Curien, Saint-Etienne)
• Philippe Coussy (Lab-STICC, Lorient)
• Nathalie Deltimple (IMS, Bordeaux)
• Patricia Desgreys (LTCI, Paris)
• Sébastien Faucou (IRCCyN, Nantes)
• Marie-Lise Flottes (LIRMM, Montpellier)
• Laurent Georges (LIGM, Paris)
• Guy Gogniat (Lab-STICC, Lorient)
• Bertrand Granado (LIP6, Paris)
• Luc Hébrard (ICube, Strasbourg)
• Jacques-Olivier Klein (IEF, Paris)
• Marie-Minerve Louerat (LIP6, Paris)
• Christell Maneux (IMS, Bordeaux)
• Katell Morin-Allory (TIMA, Grenoble)
• Sébastien Pillement (IETR, Nantes)
• Sylvie Renaud (IMS, Bordeaux)
• Michel Renovell (LIRMM, Montpellier)
• Olivier Romain (ETIS, Cergy-Pontoise)
• Olivier Sentieys (IRISA, Lannion)
• Lionel Torres (LIRMM, Montpellier)
• Franck Wajsburt (LIP6, Paris)

SoC-SiP 2016 >Informations locales

Lieu du colloque

Le colloque est hébergé par l'UFR des Sciences et Techniques sur le Campus Lombarderie de l'Université de Nantes. Ce campus est facilement accessible depuis le centre-ville en empruntant la ligne 2 du tramway en direction de "Orvault-Grand Val" ou de "École Centrale". L'arrêt "Michelet - Science" est situé en face de l'accès piéton du campus.

Pour tous les renseignements concernants les transports en commun (bus, tramway, navette aéroport), vous pouvez visiter le site de la TAN.

Pour les instructions détaillées d'accès au campus, consulter la page dédiée sur le site de l'UFR des Sciences et Techniques.

Le colloque se déroulera dans l'amphithéâtre A (bâtiment 1 sur ce plan du campus).

Découverte des produits régionaux

Mercredi soir, en parallèle de la session démo, un apéritif est organisé sur le thème de la découverte des produits régionaux par le Château de la Cassemichère.

Visite de Nantes : l’esprit du voyage

Le parcours du Voyage à Nantes s’attache, au-delà des monuments remarquables et des sites à vous donner des points de vue inhabituels, des regards sur notre ville susceptibles de rendre sa poésie et sa personnalité. Sur votre chemin, laissez-vous conduire d’une oeuvre signée par un grand artiste d’aujourd’hui à un élément remarquable de notre patrimoine, des « incontournables » de la destination à des trésors méconnus, d’une ruelle historique à une architecture contemporaine… Au fil d’un parcours sensible, les étapes que nous avons organisées vous laisseront peut-être, à la fin de votre périple, le sentiment d’avoir accédé à une ville libre, joyeuse et surréaliste dont l’offre culturelle s’est bâtie avec le temps. Au total, c’est une trentaine d’étapes, d’Est en Ouest, réunies en un parcours sensible et poétique :Le Voyage à Nantes, c’est toute la multiplicité et la singularité d’un monument dispersé.

Hébergement

Nantes est une ville facilement accessible en train, en avion, en voiture, et même en bâteau. Elle offre un grand choix d&ersand;hébergements. Pour faciliter votre accès au site du colloque, privilégiez les hôtels situés en centre-ville ou proche de la ligne 2 du tramway sur laquelle se situe le campus Lombarderie. Le restaurant qui accueille le dîner de gala est légèrement excentré, les hôtels proches ne sont donc pas à privilégier.

• Guide des hébergements à Nantes
• Centrale de réservation hôtelière du voyage à Nantes

Séjour

Le centre-ville de Nantes accueille de nombreux restaurants. Une sélection d'établissements est proposé sur le site Les tables de Nantes.

Si vous passiez le week-end à Nantes, vous pourriez visiter le château des Ducs de Bretagne et le musée d'Histoire de Nantes, découvrir les machines de l'île, ou encore remonter l'Erdre pour découvrir les "folies" qui peuplent ses berges.

Le Belem sera à Nantes pour fêter ses 120 ans ! Des festivités sont prévues du 4 au 12 juin et il sera donc à quai face aux Machines de l’ile. Vous trouverez sur ce lien, les informations sur cet événement.

Pour plus d'information sur toutes ces activités et bien d'autres encores, vous pouvez aussi consulter le site Nantes Tourisme